Si7157DP的低导通电阻使设计者能够在其电路里实现更低的压降和传导损耗,更有效地使用电能,并延长电池寿命,尤其是在峰值负载下,同时其小尺寸6.15mm x 5.15mm PowerPAK® SO-8封装占位面积可节省宝贵的PCB空间。器件在峰值电流下的低压降还提供了欠压锁定电平以上更大的电压裕度,有助于防止在带负载时下出现不希望的欠压锁定情况。
Si7157DP进行了100%的Rg和UIS测试。MOSFET符合JEDEC JS709A的无卤素规定,符合RoHS指令2011/65/EU。像其他Vishay Siliconix P沟道Gen III MOSFET一样,Si7157DP采用最先进的工艺技术制造,把10亿个晶体管元胞放进1平方英寸的硅片里。有关公司P沟道Gen III MOSFET的更多信息,请访问http://www.vishay.com/mosfets/geniii-p/。